STCO，系統(tǒng)工藝協(xié)同優(yōu)化，整合芯片設(shè)計(jì)、制造工藝、封裝技術(shù)、系統(tǒng)架構(gòu)、材料開(kāi)發(fā)、設(shè)備開(kāi)發(fā)、軟件優(yōu)化等多個(gè)環(huán)節(jié)，實(shí)現(xiàn)芯片制造全流程協(xié)同優(yōu)化，突破傳統(tǒng)單一環(huán)節(jié)優(yōu)化的局限性，目的是在系統(tǒng)整體層面上實(shí)現(xiàn)芯片的性能、功耗、面積、成本（PPAC）的最優(yōu)平衡。
　　在摩爾定律下，晶體管尺寸不斷縮小，單位面積硅片上晶體管集成數(shù)量持續(xù)翻倍，使得芯片計(jì)算速度、處理能力隨之提升。在人工智能時(shí)代背景下，算力需求增長(zhǎng)速度加快，同時(shí)，芯片的功耗、體積、成本等要求也在提高。當(dāng)前，晶體管尺寸已接近物理極限，晶體管密度難以明顯提升，依靠增加晶體管數(shù)量的方式無(wú)法滿足芯片性能進(jìn)一步提高的要求。因此，STCO概念被提出。
　　STCO在DTCO的基礎(chǔ)上延伸發(fā)展而來(lái)。DTCO，設(shè)計(jì)工藝協(xié)同優(yōu)化，將IC設(shè)計(jì)、EDA工具、半導(dǎo)體設(shè)備、晶圓代工等環(huán)節(jié)協(xié)同優(yōu)化。隨著芯片功能集成度日益提高，其設(shè)計(jì)、生產(chǎn)復(fù)雜性日益增大，僅依靠單一環(huán)節(jié)或部分環(huán)節(jié)優(yōu)化，已無(wú)法滿足PPAC平衡需求。STCO在DTCO的基礎(chǔ)上進(jìn)一步擴(kuò)大協(xié)同優(yōu)化范圍，在系統(tǒng)層面上實(shí)現(xiàn)芯片制造全流程協(xié)同優(yōu)化，可以完成DTCO無(wú)法完成的工作，例如不依靠晶體管尺寸縮小來(lái)減少SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）存儲(chǔ)單元面積。
　　STCO可以應(yīng)用在存算一體芯片設(shè)計(jì)、制造領(lǐng)域。存算一體芯片是一種新型計(jì)算架構(gòu)，將存儲(chǔ)單元與計(jì)算單元集成于一體，目的是提升數(shù)據(jù)處理效率。在人工智能背景下，可應(yīng)用范圍廣泛的存算一體AI芯片開(kāi)發(fā)與應(yīng)用受到重視，相關(guān)科研機(jī)構(gòu)、布局企業(yè)數(shù)量不斷增多。STCO采用3D封裝或者2.5D封裝技術(shù)，可以實(shí)現(xiàn)存算一體架構(gòu)，推動(dòng)芯片算力提升。
　　2022年，比利時(shí)微電子研究中心（IMEC）在展示半導(dǎo)體器件突破微型化極限路線時(shí)，對(duì)STCO技術(shù)進(jìn)展重視，其發(fā)展重心是通過(guò)工藝進(jìn)步實(shí)現(xiàn)存算一體架構(gòu)。2024年，臺(tái)積電總經(jīng)理演講時(shí)表示，未來(lái)將通過(guò)晶體管密度提高、DTCO/STCO、2.5D/3D封裝與硅堆疊三種技術(shù)來(lái)實(shí)現(xiàn)半導(dǎo)體器件算力與能效提升。
   2024年8月，我國(guó)工信部發(fā)布國(guó)家重點(diǎn)研發(fā)計(jì)劃“微納電子技術(shù)”重點(diǎn)專項(xiàng)2024年度項(xiàng)目申報(bào)指南，提出面向AI芯片高算力、高帶寬需求，基于2.5D先進(jìn)封裝技術(shù)，開(kāi)展系統(tǒng)-工藝協(xié)同設(shè)計(jì)優(yōu)化（STCO）方法研究。從國(guó)際領(lǐng)先機(jī)構(gòu)、企業(yè)以及我國(guó)政府態(tài)度來(lái)看，STCO是未來(lái)芯片技術(shù)發(fā)展趨勢(shì)，行業(yè)前景極為廣闊。