2024年8月，工信部發(fā)布國家重點研發(fā)計劃“微納電子技術(shù)”重點專項2024年度項目申報指南，提出面向典型智能邊端應(yīng)用場景，探索芯粒預(yù)制件庫構(gòu)建方法以及異構(gòu)集成處理器敏捷定制技術(shù)。
　　在摩爾定律下，芯片性能提升依靠晶體管尺寸縮小以及晶體管在單位面積集成電路上密度增加來實現(xiàn)，當(dāng)前晶體管尺寸已接近物理極限，依靠傳統(tǒng)方法已經(jīng)無法明顯提升芯片性能，因此異構(gòu)集成芯片被提出。
　　異構(gòu)芯片，將兩種或多種不同類型芯片封裝為一體，例如將CPU、GPU、FPGA、AI芯片等進行一體化封裝。集成芯片，預(yù)先將晶體管制成芯粒，再將芯粒組合集成于基板上形成芯片。異構(gòu)集成芯片，將多個不同材質(zhì)、不同工藝、不同功能的芯粒按需進行組合集成封裝于一體，目的是提高芯片性能與算力。
　　異構(gòu)集成芯片將芯粒視作功能部件，芯粒擁有特定功能，進行標準化設(shè)計，接口統(tǒng)一、易于組合、可復(fù)用，包括CPU芯粒、GPU芯粒、FPGA芯粒、NPU芯粒、DSP芯粒、ASIC芯粒、存儲芯粒、接口芯粒等。制造時根據(jù)實際需求，將所需功能芯粒進行靈活組合，集成在硅基板上，硅基板實現(xiàn)芯粒之間的電氣連接，最后用封裝基板進行封裝制成芯片。異構(gòu)集成芯片的封裝通常采用包括3D封裝在內(nèi)的先進封裝工藝。
　　異構(gòu)集成芯片的設(shè)計與制造過程基于芯粒的分解、組合、集成來實現(xiàn)，其中，分解是指預(yù)制擁有不同功能的標準化芯粒。芯粒預(yù)制件庫是存儲包括CPU芯粒、GPU芯粒、NPU芯粒等在內(nèi)的各類芯粒的專用庫，制造異構(gòu)集成芯片時，從芯粒預(yù)制件庫中選擇合適的芯粒進行組合與集成。
　　在全球范圍內(nèi)，英特爾、AMD已經(jīng)推出異構(gòu)集成芯片。除此之外，英特爾、AMD、高通、三星、臺積電等多家企業(yè)組成UCIe產(chǎn)業(yè)聯(lián)盟，推動芯粒封裝互聯(lián)標準規(guī)范化發(fā)展，我國大陸地區(qū)通富微電、長電科技、華天科技等多家企業(yè)也在布局芯粒封裝技術(shù)，這也將推動異構(gòu)集成芯片行業(yè)發(fā)展。
　　異構(gòu)集成芯片可以提高芯片算力、縮小芯片體積，同時還能夠減少芯片設(shè)計周期、降低芯片生長成本、提升芯片良率。一直以來，我國芯片制造能力弱于美國，為遏制我國半導(dǎo)體產(chǎn)業(yè)發(fā)展，美國對出口到我國的高端芯片進行管制，我國高端芯片自主生產(chǎn)需求迫切，異構(gòu)集成芯片有望幫助我國芯片產(chǎn)業(yè)實現(xiàn)“彎道超車”，因此受到政府與相關(guān)企業(yè)的關(guān)注，行業(yè)發(fā)展前景極為廣闊。